

(11)Publication number:

2000-188312

(43) Date of publication of application: 04.07.2000

(51)Int.Cl.

H01L 21/66

(21)Application number: 10-366268

(71)Applicant: SONY CORP

(22)Date of filing:

24.12.1998 (72)Inventor: SHINBEI YUTAKA


(54) SEMICONDUCTOR WAFER AND ITS BURN-IN METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To perform normal chip area tests on all normal chip areas in a semiconductor wafer by driving all normal chips for burn—in in all chip areas for driving by enabling each chip area for driving to drive a plurality of normal chip areas for burn—in. SOLUTION: Normal chip areas 2A—2H are respectively positioned on the top side, bottom side, left side, right side, and obliquely to the upside and downside of their

side, and obliquely to the upside and downside of their chip area 4 for driving in a surrounding state. The chip area 4 is electrically connected to the surrounding chip areas 2A-2H and, when the pads in the chip area 4 are probed, the chip areas 2A-2H are connected to a burnin test circuit, and a power supply voltage and input signals are impressed upon the areas 2A-2H. Then, output signals can be fetched from the areas 2A-2H.

output signals can be fetched from the areas 2A-2H. Chip areas 5 for driving and wiring groups which connect the chip areas 2A-2H to each other cross scribing areas and are cut by dicing.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-188312 (P2000-188312A)

(43)公開日 平成12年7月4日(2000.7.4)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 21/66

H01L 21/66

H 4M106

審査請求 未請求 請求項の数2 OL (全 4 頁)

(21)出願番号

特願平10-366268

(22)出願日

平成10年12月24日(1998.12.24)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 真米 豊

長崎県陳早市津久葉町1883番43 ソニー長

崎株式会社内

(74)代理人 100082979

弁理士 尾川 秀昭

Fターム(参考) 4M106 AA01 AA08 AA20 AC02 AC13

AC20 AD23 BA01 CA27 CA31


CA56

(54) 【発明の名称】 半導体ウェハとそのパーンイン方法

(57) 【要約】

プローブを立てる数を少なくしつつ半導体 ウェハの全チップ領域に対して正確にバーンイン試験を 為し得るようにし、高温下でのウェハバーンインも比較 的容易に且つ高い信頼度で為し得るようにする。

【解決手段】一つの半導体ウェハに、複数の通常チップ 領域と、バーンイン用駆動回路を内蔵した一又は複数の 駆動用チップ領域を設け、該駆動用チップ領域が複数の 通常チップ領域をバーンイン用駆動を為し得るようにし て全駆動用チップ領域で全通常チップ領域をバーンイン 用駆動し得るようにする。



【特許請求の範囲】

【請求項1】 複数の通常チップ領域と、バーンイン用 駆動回路を内蔵した一又は複数の駆動用チップ領域を備 え、

上記一つの駆動用チップ領域が複数の通常チップ領域を バーンイン用駆動を為し得るようにされて全駆動用チッ プ領域で全通常チップ領域をバーンイン用駆動し得るよ うにされたことを特徴とする半導体ウェハ。

【請求項2】 一つの半導体ウェハに、複数の通常チッ プ領域とバーンイン用駆動回路を内蔵した一又は複数の 駆動用チップ領域を、一つの駆動用チップ領域が複数の 通常チップ領域をバーンイン用駆動を為し、全駆動用チ ップ領域で全通常チップ領域をバーンイン用駆動し得る ように、形成し、

バーンイン時に、上記駆動用チップ領域にプローブを当 てて上記全通常チップ領域のバーンイン試験を行うこと を特徴とする半導体ウェハのバーンイン方法

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体ウェハと、 それに対するバーンイン方法に関する。

[0002]

【従来の技術】ウェハバーンインは、一般に、例えば図 3に示すような半導体ウェハ1の各チップ領域(ダイシ ングにより半導体チップとなる領域)2A~21に定格 もしくはそれを越える電源電圧を印加し、入力回路には 実動作乃至それに近い信号を印加しながらその出力を検 出して異常の有無を判定するものであり、それも通常の 条件ではなく、例えば髙温の過酷な条件下で行うことが

【0003】そして、バーンインはウェハ状態で行うの で、電源電圧や入力信号の印加や、出力信号の取り出し は各通常チップ領域の多くのパッド3、3、・・・の全 てにプローブを立てて行う。このプローブをパッドに立 ててその間に電気的接続状態を形成することをプロービ ングといい、それにはプローバと称される装置が使用さ れる。このプロービングにおいて重要なことはプローブ をそれに対応するパッドに正確に当て、その間に良好な 接触を取ることである。

[0004]

【発明が解決しようとする課題】ところで、半導体チッ プの高集積化に伴い、半導体ウェハ1内のすべてのチッ プ領域2、2、・・・の多くのパッド3、3、・・・の 全てにプローブを立てるのは難しくなりつつある。特 に、FFを過酷な髙温化で行う場合は、プローブ針やそ れが多数も受けられたプローバ側と、ウェハ1側との熱 膨張係数の違いによるプロービングの位置ずれが生じる おそれがある。そのため、バーンイン試験の信頼性を高 く維持することが難しくなりつつあった。

【0005】本発明はこのような問題点を解決すべく為

されたものであり、プローブを立てる数を少なくしつつ 半導体ウェハの全チップ領域に対して正確にバーンイン 試験を為し得るようにし、高温下でのウェハバーンイン も比較的容易に且つ高い信頼度で為し得るようにするこ とを目的とする。

[0006]

【課題を解決するための手段】請求項1の半導体ウェハ は、複数の通常チップ領域と、バーンイン用駆動回路を 内蔵した一又は複数の駆動用チップ領域を備え、該駆動 用チップ領域が複数の通常チップ領域をバーンイン用駆 動を為し得るようにされて全駆動用チップ領域で全通常 チップ領域をバーンイン用駆動し得るようにされてな

【0007】従って、請求項1の半導体ウェハによれ ば、半導体ウェハ内の一部のチップ領域であるに過ぎな い駆動用チップ領域に対してプロービングすることによ り半導体ウェハ内の全通常チップ領域に対しての通常チ ップ領域試験を行うことができる。

【0008】依って、プローブを立てる数を少なくしつ つ半導体ウェハの全チップ領域に対して正確にバーンイ ン試験を行うことができ、試験の信頼度を高めることが できる。

【0009】また、プローブを立てるチップ領域が一つ の半導体ウェハに対して1個又は複数のチップ領域の集 まりに対して1個であり、高温下でバーンインしたとき 熱膨張により生じる半導体ウェハとプローブ間における 熱膨張による位置ずれは小さくて済む。というのは、半 導体ウェハの略端と端との間で生じる熱膨張量は大きい が、それに比較して1チップ領域内で生じる熱膨張は小 さくて済むからである。従って、プローブを立てる一つ の駆動用チップ領域に対するプローブ針間の位置関係を 正確に調整しておけば、高温下でバーンインして熱膨張 係数の違いによる位置ずれが生じたとしても駆動用チッ プ領域の狭い範囲での位置ずれであり、大きくはならな いので、各パッドとそれに対応する各プローブ針とを全 て良好に接触させることは容易に為し得る。

【0010】請求項2の半導体ウェハのバーンイン方法 は、一つの半導体ウェハに、複数の通常チップ領域と、 バーンイン用駆動回路を内蔵した一又は複数の駆動用チ ップ領域を、一つの駆動用チップ領域が複数の通常チッ プ領域をバーンイン用駆動を為し、全駆動用チップ領域 で全通常チップ領域をバーンイン用駆動し得るように形 成することとし、バーンイン時に、上記駆動用チップ領 域にプローブを当てて上記全通常チップ領域のバーンイ ン試験を行うものである。

【0011】請求項の2の半導体ウェハのバーンイン方 法によれば、半導体ウェハ内の一部のチップ領域である に過ぎない駆動用チップ領域に対してプロービングする ことにより半導体ウェハ内の全通常チップ領域に対して

50 のバーンイン試験を行うことができる。

【0012】依って、プローブを立てる数を少なくしつ つ半導体ウェハの全チップ領域に対して正確にバーンイ ン試験を為し得るので、高い信頼度で為し得るようにす ることができる。また、前述の通り、高温下でバーンイ ンしても熱膨張によりプローブ針の半導体ウェハに対す る位置関係がずれてプローブ針とパッドを接触させるこ とができないというトラブルの生じるおそれをなくすこ とができる。

[0013]

【発明の実施の形態】本発明は、一つの半導体ウェハの バーンイン用駆動回路の数が1で、通常チップ領域が8 個そのバーンイン用駆動回路を取り巻くように上下、左 右、斜めに配置したという実施の形態があれば、この1 個のバーンイン用駆動回路と、8個の通常チップ領域か らなるブロックを、複数設けるという形態もある。前者 の場合は当然にその1個のバーンイン用駆動回路に対し てのみプロービングすればよいし、後者の場合、複数あ るブロックに各々1個ずつあるバーンイン用駆動回路に 対してのみプロービングすればよい。

[0014]

【実施例】以下、本発明を図示実施例に従って詳細に説 明する。図1は本発明半導体ウェハの第1の実施例(1 a) を示す平面図である。図面において、1 a は半導体 ウェハ、2A~2Hは通常チップ領域、3はチップ領域 に形成されたパッド、4はバーンイン用駆動回路が形成 された駆動用チップ領域で、半導体ウェハ1aの真ん中 を占有し、通常チップ領域2A~2Hとはサイズ、縦横 比が全く同じである。そして、通常チップ領域2A~2 Hはその駆動用チップ領域4の上下、左右、斜めに位置 してこれらを取り囲んでおり、駆動用チップ領域4とそ の周りの8個の通常チップ領域2A~2Hとは電気的に 接続され、駆動用チップ領域4のパッドに対してプロー ビングすると、その8個の通常チップ領域2A~2Hと 図示しないバーンイン試験回路とが接続され、通常チッ プ領域2A~2Hに対して電源電圧及び入力信号を印加 し、また、出力信号を取り出すことができるようになっ ており、5、5、・・・は駆動用チップ領域5・通常チ ップ領域2A~2H間を接続する配線群を示している。 該配線群5、5、・・・はスクライブ領域をよぎってお り、ダイシングにより切断されるが、その時点では既に 40 役割を終えているので問題はない。

【0015】このような半導体ウェハによれば、ウェハ 1a内の全部のパッド3、3、・・・に対してプロービ ングする必要はなく、半導体ウェハ1a内の一つのチッ プ領域であるに過ぎないバーンイン用駆動回路を具備し た駆動用チップ領域に対してプロービングすることによ り半導体ウェハ内の全通常チップ領域に対してのバーン イン試験を行うことができる。

【0016】従って、プローブを立てる数を少なくしつ

ン試験を為し得るようにし、髙温のウェハバーンインも 比較的容易に且つ高い信頼度で為し得るようにすること ができる。

【0017】また、前述の通り、プローブを立てるチッ プ領域が一つの半導体ウェハに対して1個あり、高温下 でパーンインしたとき熱膨張により生じる半導体ウェハ とプローブ間における熱膨張による位置ずれは問題とな る大きさになるおそれはない。従って、各パッドとそれ に対応する各プローブ針とを全て良好に接触させること は容易に為し得る。

【0018】図2は本発明半導体ウェハの第2の実施例 1 bを示す平面図である。本実施例1 b は Y 個のバーン イン用駆動回路と、8個の通常チップ領域(合計9個の チップ領域)からなるブロックを複数設けた点で第1の 実施例とは異なるがそれ以外の点では共通している。本 実施例によれば、複数あるブロック6に各々1個ずつあ るバーンイン用駆動回路4に対してのみプロービングす ればよい。第1の実施例によれば、一枚の半導体ウェハ・ に通常チップ領域を8個しかとれないが、本実施例によ れば、通常チップ領域をそのブロック数倍取ることがで きる。

[0019]

【発明の効果】請求項1の半導体ウェハによれば、半導 体ウェハ内の一部のチップ領域であるに過ぎない駆動用 チップ領域に対してプロービングすることにより半導体 ウェハ内の全通常チップ領域に対しての通常チップ領域 試験を行うことができる。

【0020】従って、プローブを立てる数を少なくしつ つ半導体ウェハの全チップ領域に対して正確にバーンイ ン試験を為し得るようにし、髙温のウェハバーンインも 比較的容易に且つ高い信頼度で為し得るようにすること ができる。

【0021】また、プローブを立てるチップ領域が一つ の半導体ウェハに対して1個又は複数のチップ領域の集 まりに対して1個であり、高温下でバーンインしたとき 熱膨張により生じる半導体ウェハとプローブ間における 熱膨張による位置ずれは各チップ領域の範囲内では極め て小さいので、高温下でバーンインして熱膨張係数の違 いによる位置ずれが生じたとしても接触できないパッド とプローブ針の組み合わせが生じるというおそれがな

【0022】また、プローブ数を少なくすることができ るので、プローブ用ボードの作成を安価にできる。

【0023】請求項2の半導体ウェハのバーンイン方法 によれば、半導体ウェハ内の一部のチップ領域であるに 過ぎない駆動用チップ領域に対してプロービングするこ とにより半導体ウェハ内の全通常チップ領域に対しての バーンイン試験を行うことができる。


【0024】依って、プローブを立てる数を少なくしつ つ半導体ウェハの全チップ領域に対して正確にバーンイ 50 つ半導体ウェハの全チップ領域に対して正確にバーンイ 5

ン試験を為し得るので、バーンインの信頼度を高めることができる。また、前述の通り、高温下でバーンインしても熱膨張によりプローブ針の半導体ウェハに対する位置関係がずれてプローブ針とパッドを接触させることができないというトラブルの生じるおそれをなくすことができる。


【図面の簡単な説明】

【図1】本発明半導体ウェハの第1の実施例を示す平面

【図1】



【図3】



図である。

【図2】本発明半導体ウェハの第2の実施例を示す平面 図である。

【図3】半導体ウェハの従来例を示す平面図である。 【符号の説明】

1 a 、 1 b ・・・半導体ウェハ、 2 (2 A ~ 2 H)・・・通常チップ領域、 3 ・・・パッド、 4 ・・・駆動用チップ領域、 6 ・・・ブロック。

【図2】

